首页西北工业大学 - 课程平台   登录 AI问答 一键反馈

数字电子技术基础

 

 757 2 0

首页 基本信息 课程介绍 课程大纲 课程资料 问学 作业 教学团队
  • 课程编号: U10M11113
  • 课程名称: 数字电子技术基础
  • 开课学院: 计算机学院
  • 课程类型: 其他
  • 学时: 56
  • 学分: 3.5
  • 总章节: 6章
  • 主要适用对象: 本科生

摘要  / Summary

该课程在介绍有关数字硬件系统基本知识、基本理论、基本电路的基础上,重点讨论数字硬件系统中各种逻辑电路分析与设计的基本方法、逻辑综合、时序分析等。讲述基于高层次Verilog语言的设计方法,同时讲述该数字集成电路的发展现状及最新的设计验证技术。

任课教师  / Course Teachers

黄小平

进入我的教师主页 

  • 本课程暂无直播信息!

课程大纲
Course Outline

本课程的主要内容包括数字硬件基础知识、晶体管器件基础、逻辑代数基础、逻辑门电路、组合逻辑电路、基本触发器、时序逻辑电路、FPGA可编程器件以及可编程逻辑器件开发及应用等。

通过本课程的学习,学生应能够理解和掌握数字硬件电路的设计流程,理解和掌握基本的数字逻辑模块的建模方法,理解数字时序及分析的概念和理论,熟练使用Verilog语言描述和设计较复杂的数字系统。

本课程的主要内容包括:

1部分 电路设计概述 4学时)

1.1数字硬件

1.2设计流程

1.3数子硬件设计

1.5理论与实践

1.6进制转换

知识点:数字信号的特征、摩尔定律、数字电路的设计流程、十进制/二进制/八进制/16进制之间的转换/快速转换方法。

重点:摩尔定律的理解以及进制之间的转换方法

知识要求:

1):了解集成电路的行业发展现状,摩尔定律;

2):理解数字电路的设计流程

3):熟练掌握2/16/8/10进制数制之间的转换。

能力要求:

通过对多进制数值之间转化学习,学生掌握计算机科学数学基础知识

素养要求:

理解数字系统设计需要综合考虑经济、社会等非技术因素;通过对集成电路数字技术发展史了解,以及知识背后的人和事,培养学生一定的人文素养。通过对CMOS集成电路前沿技术和发展动态了解以及我国集成电路的发展现状,培养学生敢于创新意识。

2部分 逻辑电路基础(10学时)

2.1变量和函数

2.2反相

2.3真值表

2.4逻辑门电路和网络

2.5布尔代数

2.6使用与门、或门、非门实现综合

2.7与非门和或非门逻辑网络

2.8设计示例

2.9 Cad工具介绍

2.10 Verilog简介

2.11化简和卡诺图

2.12化简策略

2.13 多输出电路

2.14 CMOS电路基础

2.15 小结及例题讲解

知识点:数字逻辑变量的表示、基本逻辑门电路、布尔代数以及化简、逻辑综合方法、Verilog基础、基于库的手动综合策略及方法、CMOS电路基础。

重点:基本门电路及其表示、基于布尔代数的逻辑电路化简和评价、逻辑综合的概念、方法和理论基础、晶体管CMOS电路理论、基础和基本门电路的晶体管实现方法。

知识要求:

1):熟练应用布尔代数进行逻辑函数化简

2):能够准确写出完整的真值表,能够通过真值表推导出逻辑表达式

3):能够熟练使用卡诺图对逻辑表达式进行化简

4):能够实现电路NAND/NOR的转换

5):掌握CMOS基本逻辑电路

能力要求:

通过对布尔代数的学习,培养学生能够应用数学的原理解决数字系统的问题通过使用Verilog进行基本逻辑的编程实现,培养学生自主学习能力和编程实践能力。

掌握对数字系统的手动综合方法,培养学生问题抽象和分解简化能力

素养要求:

3部分 数的数字表示和算术电路(6学时)

3.1无符号数

3.2无符号数 加法

3.3 有符号数

3.4快速加法器

3.5CAD设计算术电路

3.6 Verilog基础

3.7小结及例题讲解

知识点:无符号和有符号表示的数的表示方法、基于基本逻辑门的一位加法器设计、行波进位加法器以及快速加法器设计及评价。

重点:负数基于补码的表示方法、一位全加器、快速加法器的设计方法和性价比分析。

知识要求:

1):理解快速加法器的原理

2):理解加法器的延迟,掌握基本的延迟计算方法

4):掌握16位快速加法器的设计方法

5):使用Verilog对加法器进行建模

能力要求:

通过对补码、原码等的原理分析,应用数学的原理解决数字系统的问题;通过对不同加法器结构的分析掌握数字系统问题抽象、分解简化能力和创新能力通过使用Verilog编程加法器电路,培养学生编程实践能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力,同时理解工具的局限性;

素养要求:

4部分 组合电路构件块 6学时)

4.1多路选择器

4.2译码器

4.3编码器

4.4码制转换器

4.5算术比较电路

4.6Verilog表示组合电路

4.7小结 例题讲解

知识点:数据选择器、译码器、编码器、比较器的功能特征、逻辑结构、以及基于Verilog的描述方法。基于数据选择器的综合方法。

重点:基本组合逻辑块的多级抽象层表示方法和转换方法、基于Verilog的组合电路行为级描述方法和数据流描述方法、基于数据选择器的逻辑电路综合方法。

知识要求:

1):理解基本组合块的原理

2):掌握4181等选择器、2-43-8等译码器的结构和方法

3):能够熟练选择器和译码器实现逻辑表达式

4):能够熟练使用Verilog进行基本组合块建模

能力要求:

通过对不同基本组合块结构的分析和理解,掌握数字系统问题抽象和分解简化能力和创新能力通过使用Verilog编程基本组合块电路,培养学生编程实践能力和建模能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力,同时理解EDA仿真工具的局限性;

素养要求:

5部分 触发器、寄存器和计数器(18学时)

5.1基本锁存器

5.2门控SR锁存器

5.3门控D锁存器

5.4主从D触发器和边沿触发D触发器

5.5 T触发器

5.6 JK触发器

5.7锁存器与触发器对比分析

5.8寄存器

5.9计数器

5.10复位同步

5.11其他类型的计数器

5.12 Verilog中使用寄存器和计数器

5.13设计示例

5.14触发器电路的时序分析

5.15小结 例题讲解

知识点:时序逻辑基本模型和原理、锁存器的原理和结构、触发器的原理和结构、基于D触发器的并行/串行寄存器原理和结构、移位器原理和结构、计数器原理和结构、同步复位和异步复位、同步电路和异步电路、时序分析原理、基于Verilog语言的时序电路描述方法。

重点:数字电路存储01的原理和方法、锁存器和寄存器的区别及对比分析、D 触发器的原理、寄存器/移位器/计数器的结构和可综合描述方法、时序分析方法和电路评估

知识要求:

1):理解基本时序逻辑的原理和分析方法

2):理解锁存器、触发器原理和优缺点

3):掌握移位器/触发器/锁存器/计数器的区别、结构和特征

4):理解并掌握时序分析的原理和方法

5):能够熟练使用Verilog进行简单/较复杂时序块建模

能力要求:

通过对不同时序逻辑电路结构的分析和理解,掌握时序数字系统问题抽象和分解简化能力和创新能力通过使用Verilog编程基本时序逻辑电路,培养学生编程实践能力和建模能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力;通过对时序电路的时序特征定量分析,培训学生的综合分析和评估能力。

素养要求:

 

6部分 同步时序电路 8学时)

6.1基本设计步骤

6.2状态赋值

6.3Mealy状态模型

6.4Verilog设计有限状态机

6.5状态化简

6.6同步时序电路分析

6.7时序电路的模型

6.8小结 例题讲解

知识点:同步电路的设计分析方法、状态机的分析、概念和抽象模型、状态编码、使用Verilog描述状态机

重点:两种状态机的描述方法以及时序、三段论的方法描述可综合的状态机、同步电路的分析方法

知识要求:

1):理解基本状态机原理和分析方法

2):掌握使用米勒和摩尔状态机的建模方法

3):能够熟练使用Verilog进行状态机建模

4):熟练掌握同步电路的时序方法。

能力要求:

通过状态机的Verilog编程实现,培养学生自主学习能力和编程实践能力。通过使用状态机实现特定数字序列的检测,培养学生掌握较复杂数字时序问题的抽象和分解简化能力通过线性反馈移位寄存器的设计,培养学生创新思维能力;通过对不同工艺参数下,同一时序电路的时序路径分析,培养学生发现问题能力

素养要求:

7 数字系统设计(4学时)

7.1构建模块电路

7.2设计示例

7.3时钟同步

7.4小结

知识点:层次化/模块化的TOP-DOWN设计方法、分而治之的设计方法

重点:模块的划分和接口定义、可综合的描述方法

知识要求:

1):理解数字系统的分析方法

2):能够使用层次化的设计方法用Verilog进行数字系统建模

能力要求:

通过对完整的使用数字方法实现个体反应时间检测电路的分析、理解、编码和仿真、时序分析全面提升学生分析能力、抽象能力、编程能力、以及创新思维等多种能力。 

查看全部

教学团队
Teaching Team

本课程的教学任务由以下三位老师承担。

  1. 黄小平老师  个人主页
  2. 韩茹老师     个人主页
  3. 韩兵老师     个人主页

查看全部

  • 课程编号: U10M11113
  • 课程名称: 数字电子技术基础
  • 开课学院: 计算机学院
  • 课程类型: 其他
  • 学时: 56
  • 学分: 3.5
  • 总章节: 6章
  • 主要适用对象: 本科生
  • 选修要求: 大学物理
  • 历史选修人数: 0
  • 当前学期选修人数: 0
  • 关键字:集成电路设计基础 设计方法学 逻辑综合 基本组合逻辑 时序逻辑 同步电路 时序分析 Verilog
  • 摘要  / Summary

    该课程在介绍有关数字硬件系统基本知识、基本理论、基本电路的基础上,重点讨论数字硬件系统中各种逻辑电路分析与设计的基本方法、逻辑综合、时序分析等。讲述基于高层次Verilog语言的设计方法,同时讲述该数字集成电路的发展现状及最新的设计验证技术。

    任课教师  / Course Teachers

    黄小平

    进入我的教师主页 

数字电子技术基础是计算机科学与技术类各专业必修的一门学科基础课程,主要讲述数字硬件系统,逻辑电路基础,电路实现技术(晶体管),数制及运算,Verilog硬件描述语言,组合逻辑设计,时序逻辑设计,数字系统设计,FPGA等系列内容,旨在使学生掌握数字逻辑电路分析和设计的基本原理和基本方法,能分析设计较复杂的数字逻辑系统,能使用Verilog语言描述设计数字系统,能够使用主流的EDA工具对数字系统进行仿真分析和设计实现。

 

本课程的主要内容包括数字硬件基础知识、晶体管器件基础、逻辑代数基础、逻辑门电路、组合逻辑电路、基本触发器、时序逻辑电路、FPGA可编程器件以及可编程逻辑器件开发及应用等。

通过本课程的学习,学生应能够理解和掌握数字硬件电路的设计流程,理解和掌握基本的数字逻辑模块的建模方法,理解数字时序及分析的概念和理论,熟练使用Verilog语言描述和设计较复杂的数字系统。

本课程的主要内容包括:

1部分 电路设计概述 4学时)

1.1数字硬件

1.2设计流程

1.3数子硬件设计

1.5理论与实践

1.6进制转换

知识点:数字信号的特征、摩尔定律、数字电路的设计流程、十进制/二进制/八进制/16进制之间的转换/快速转换方法。

重点:摩尔定律的理解以及进制之间的转换方法

知识要求:

1):了解集成电路的行业发展现状,摩尔定律;

2):理解数字电路的设计流程

3):熟练掌握2/16/8/10进制数制之间的转换。

能力要求:

通过对多进制数值之间转化学习,学生掌握计算机科学数学基础知识

素养要求:

理解数字系统设计需要综合考虑经济、社会等非技术因素;通过对集成电路数字技术发展史了解,以及知识背后的人和事,培养学生一定的人文素养。通过对CMOS集成电路前沿技术和发展动态了解以及我国集成电路的发展现状,培养学生敢于创新意识。

2部分 逻辑电路基础(10学时)

2.1变量和函数

2.2反相

2.3真值表

2.4逻辑门电路和网络

2.5布尔代数

2.6使用与门、或门、非门实现综合

2.7与非门和或非门逻辑网络

2.8设计示例

2.9 Cad工具介绍

2.10 Verilog简介

2.11化简和卡诺图

2.12化简策略

2.13 多输出电路

2.14 CMOS电路基础

2.15 小结及例题讲解

知识点:数字逻辑变量的表示、基本逻辑门电路、布尔代数以及化简、逻辑综合方法、Verilog基础、基于库的手动综合策略及方法、CMOS电路基础。

重点:基本门电路及其表示、基于布尔代数的逻辑电路化简和评价、逻辑综合的概念、方法和理论基础、晶体管CMOS电路理论、基础和基本门电路的晶体管实现方法。

知识要求:

1):熟练应用布尔代数进行逻辑函数化简

2):能够准确写出完整的真值表,能够通过真值表推导出逻辑表达式

3):能够熟练使用卡诺图对逻辑表达式进行化简

4):能够实现电路NAND/NOR的转换

5):掌握CMOS基本逻辑电路

能力要求:

通过对布尔代数的学习,培养学生能够应用数学的原理解决数字系统的问题通过使用Verilog进行基本逻辑的编程实现,培养学生自主学习能力和编程实践能力。

掌握对数字系统的手动综合方法,培养学生问题抽象和分解简化能力

素养要求:

3部分 数的数字表示和算术电路(6学时)

3.1无符号数

3.2无符号数 加法

3.3 有符号数

3.4快速加法器

3.5CAD设计算术电路

3.6 Verilog基础

3.7小结及例题讲解

知识点:无符号和有符号表示的数的表示方法、基于基本逻辑门的一位加法器设计、行波进位加法器以及快速加法器设计及评价。

重点:负数基于补码的表示方法、一位全加器、快速加法器的设计方法和性价比分析。

知识要求:

1):理解快速加法器的原理

2):理解加法器的延迟,掌握基本的延迟计算方法

4):掌握16位快速加法器的设计方法

5):使用Verilog对加法器进行建模

能力要求:

通过对补码、原码等的原理分析,应用数学的原理解决数字系统的问题;通过对不同加法器结构的分析掌握数字系统问题抽象、分解简化能力和创新能力通过使用Verilog编程加法器电路,培养学生编程实践能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力,同时理解工具的局限性;

素养要求:

4部分 组合电路构件块 6学时)

4.1多路选择器

4.2译码器

4.3编码器

4.4码制转换器

4.5算术比较电路

4.6Verilog表示组合电路

4.7小结 例题讲解

知识点:数据选择器、译码器、编码器、比较器的功能特征、逻辑结构、以及基于Verilog的描述方法。基于数据选择器的综合方法。

重点:基本组合逻辑块的多级抽象层表示方法和转换方法、基于Verilog的组合电路行为级描述方法和数据流描述方法、基于数据选择器的逻辑电路综合方法。

知识要求:

1):理解基本组合块的原理

2):掌握4181等选择器、2-43-8等译码器的结构和方法

3):能够熟练选择器和译码器实现逻辑表达式

4):能够熟练使用Verilog进行基本组合块建模

能力要求:

通过对不同基本组合块结构的分析和理解,掌握数字系统问题抽象和分解简化能力和创新能力通过使用Verilog编程基本组合块电路,培养学生编程实践能力和建模能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力,同时理解EDA仿真工具的局限性;

素养要求:

5部分 触发器、寄存器和计数器(18学时)

5.1基本锁存器

5.2门控SR锁存器

5.3门控D锁存器

5.4主从D触发器和边沿触发D触发器

5.5 T触发器

5.6 JK触发器

5.7锁存器与触发器对比分析

5.8寄存器

5.9计数器

5.10复位同步

5.11其他类型的计数器

5.12 Verilog中使用寄存器和计数器

5.13设计示例

5.14触发器电路的时序分析

5.15小结 例题讲解

知识点:时序逻辑基本模型和原理、锁存器的原理和结构、触发器的原理和结构、基于D触发器的并行/串行寄存器原理和结构、移位器原理和结构、计数器原理和结构、同步复位和异步复位、同步电路和异步电路、时序分析原理、基于Verilog语言的时序电路描述方法。

重点:数字电路存储01的原理和方法、锁存器和寄存器的区别及对比分析、D 触发器的原理、寄存器/移位器/计数器的结构和可综合描述方法、时序分析方法和电路评估

知识要求:

1):理解基本时序逻辑的原理和分析方法

2):理解锁存器、触发器原理和优缺点

3):掌握移位器/触发器/锁存器/计数器的区别、结构和特征

4):理解并掌握时序分析的原理和方法

5):能够熟练使用Verilog进行简单/较复杂时序块建模

能力要求:

通过对不同时序逻辑电路结构的分析和理解,掌握时序数字系统问题抽象和分解简化能力和创新能力通过使用Verilog编程基本时序逻辑电路,培养学生编程实践能力和建模能力通过EDA 工具 Modelsim仿真模拟,培养学生数学建模、仿真工具设计与实现能力;通过对时序电路的时序特征定量分析,培训学生的综合分析和评估能力。

素养要求:

 

6部分 同步时序电路 8学时)

6.1基本设计步骤

6.2状态赋值

6.3Mealy状态模型

6.4Verilog设计有限状态机

6.5状态化简

6.6同步时序电路分析

6.7时序电路的模型

6.8小结 例题讲解

知识点:同步电路的设计分析方法、状态机的分析、概念和抽象模型、状态编码、使用Verilog描述状态机

重点:两种状态机的描述方法以及时序、三段论的方法描述可综合的状态机、同步电路的分析方法

知识要求:

1):理解基本状态机原理和分析方法

2):掌握使用米勒和摩尔状态机的建模方法

3):能够熟练使用Verilog进行状态机建模

4):熟练掌握同步电路的时序方法。

能力要求:

通过状态机的Verilog编程实现,培养学生自主学习能力和编程实践能力。通过使用状态机实现特定数字序列的检测,培养学生掌握较复杂数字时序问题的抽象和分解简化能力通过线性反馈移位寄存器的设计,培养学生创新思维能力;通过对不同工艺参数下,同一时序电路的时序路径分析,培养学生发现问题能力

素养要求:

7 数字系统设计(4学时)

7.1构建模块电路

7.2设计示例

7.3时钟同步

7.4小结

知识点:层次化/模块化的TOP-DOWN设计方法、分而治之的设计方法

重点:模块的划分和接口定义、可综合的描述方法

知识要求:

1):理解数字系统的分析方法

2):能够使用层次化的设计方法用Verilog进行数字系统建模

能力要求:

通过对完整的使用数字方法实现个体反应时间检测电路的分析、理解、编码和仿真、时序分析全面提升学生分析能力、抽象能力、编程能力、以及创新思维等多种能力。 

本课程的教学任务由以下三位老师承担。

  1. 黄小平老师  个人主页
  2. 韩茹老师     个人主页
  3. 韩兵老师     个人主页

新增直播链接 Live Lectures

确认取消

提问 Questioning

确认取消

用户登录
忘记密码?
关于我们 意见建议 帮助中心 服务条款 联系我们
∩_∩

为了您的体验效果更佳, 需要IE9以上浏览器访问! 如果您正在使用的是
360、QQ、搜狗、遨游等浏览器, 请设置为极速模式